加載中. ..
PDF
102年公務人員升官等考試、102年關務人員升官等考試
102年交通事業郵政、港務、公路人員升資考試試題
代號：
16140
等別(級)： 簡任
類科(別)： 電子工程
科 目： 積體電路技術研究
考試時間： 2小時
座號：
※注意：
禁止使用電子計算器。
不必抄題，作答時請將試題題號及答案依照順序寫在試卷上，於本試題上作答者，不予計分。
全一頁
一、何謂 CMOS n-well 技術？試繪剖面圖（cross-sectional view）說明 NMOS 及PMOS
的結構。同時將兩者均採操作於 Saturation Mode 之下畫出其通道形式。注意通道
厚度、長度並標示出 Source 及Drain 兩端點的位置。（20 分）
二、討論 N型Si 基板與金屬的 Heterojunction 接面，因為製程上有什麼差異，因此而
會形成肖基二極體（Schottky Barrier Diode）或歐姆接觸（Ohmic Contact）兩種不
同的元件行為。（20 分）
三、為了製程可靠度的要求，CMOS 製程可能在製作過程面臨 Antenna effects issue（天
線效應）問題，請簡要敘述該問題及其解決方法。（20 分）
四、請分別敘述半導體中兩種摻雜技術的特性及不同處。若要形成 MOS 元件的 Source /Drain
應採何者較合宜？（20 分）
五、矽晶體之晶格常數為 5.43 埃，請依此計算出矽晶體之體積密度，即一立方公分的矽
晶體約有多少個矽原子？並說明矽晶體摻雜 Nd 及Na 時，合理的濃度值範圍應為多
少較合宜？（20 分）