類比積體電路設計技術
Common Gate Amplifier
Hsun-Hsiang Chen
Department of Electronic
Engineering National Changhua
University of Education
Spring 2010
2
Reference
Behzad Razavi, Design of Analog CMOS
Integrated Circuits, McGRAW-HILL, 2001
Microelectronic Circuits, 5th, 2004 by
Sedra/Smith
麥格羅．希爾
Your Learning Partner
類比
CMOS積體電路設計 第三章 單級放大器
3
共閘極組態
V
in
>V
b
－
V
TH
時，
M
1
關閉且
V
out
=V
DD
。
若
M
1
位於飽和區，
V
in
減少
V
out
亦會減少，最後驅使
M
1
進入三極管區。
2
)
(
2
1
TH
in
b
ox
n
D
V
V
V
L
W
C
I
−
−
=
μ
麥格羅．希爾
Your Learning Partner
類比
CMOS積體電路設計 第三章 單級放大器
4
共閘極組態之輸出－輸入特性
TH
b
D
TH
in
b
ox
n
DD
V
V
R
V
V
V
L
W
C
V
−
=
−
−
−
2
)
(
2
1
μ
D
TH
in
b
ox
n
DD
out
R
V
V
V
L
W
C
V
V
2
)
(
2
1
−
−
−
=
μ
D
in
TH
TH
in
b
ox
n
in
out
R
V
V
V
V
V
L
W
C
V
V
⎟⎟
⎠
⎞
⎜⎜
⎝
⎛
∂
∂
−
−
−
−
−
=
∂
∂
1
)
(
μ
D
m
TH
in
b
D
ox
n
in
out
R
g
V
V
V
R
L
W
C
V
V
)
1
(
)
1
)(
(
η
η
μ
+
=
+
−
−
=
∂
∂
η
=
∂
∂
=
∂
∂
SB
TH
in
TH
V
V
V
V
麥格羅．希爾
Your Learning Partner
類比
CMOS積體電路設計 第三章 單級放大器
5
在圖
3.42中，電晶體 M
1
感測到
ΔV 並傳送一等比例之電流至一 50Ω 傳
輸線。傳輸線之另一端連接一
50Ω 電阻如圖3.42(a)，與一共閘極組態
如圖
3.42(b)。假設 λ=γ= 0。
(a)計算二種情況在低頻時的 V
out
/V
in
。
(b)將節點 X 之波反射最小化的條件為何?
例題 3.10
麥格羅．希爾
Your Learning Partner
類比
CMOS積體電路設計 第三章 單級放大器
6
答：
(a)當小信號加至 M
1
之閘極時，汲極電流將會變化
g
m1
ΔV
X
，此電流
由圖
3.42(a)之 R
D
和圖
3.42(b)之 M
2
流出，產生一輸出電壓振幅為
－
g
m1
ΔV
X
R
D
。因此對二種情形而言，
A
v
=
－
g
m
R
D
。
(b)為了將節點 X 之反射最小化，M
2
源極所視之電阻必須等於
50Ω
且其電抗必須要小。因此，
1/(g
m
＋
g
mb
)= 50Ω，可適當控制元件大小和
M
2
之偏壓來確保此條件成立。為了將電晶體之電容最小化，使用一大
偏壓電流之小元件是最理想的
(回憶
)。除了較
高之功率消耗外，此方法對
M
2
來說也需要較大之
V
GS
。
此範例之關鍵為二者之整體電壓增益皆為
－
g
m1
R
D
，如果圖
3.42(b)
之節點
X 沒有反射時，R
D
可能遠超過
50Ω。因此，一共閘極電路可以
提供比圖
3.42(a)較高之電壓增益。
D
ox
n
m
I
L
W
C
g
)
/
(
2
μ
=
例題 3.10〈續〉
麥格羅．希爾
Your Learning Partner
類比
CMOS積體電路設計 第三章 單級放大器
7
共閘極組態之電壓增益
0
1
=
+
−
in
S
D
out
V
R
R
V
V
out
in
S
D
out
mb
m
D
out
O
V
V
R
R
V
V
g
V
g
R
V
r
=
+
−
⎟⎟
⎠
⎞
⎜⎜
⎝
⎛
−
−
−
1
1
out
in
S
D
out
in
D
S
out
mb
m
D
out
O
V
V
R
R
V
V
R
R
V
g
g
R
V
r
=
+
−
⎥
⎦
⎤
⎢
⎣
⎡
⎟⎟
⎠
⎞
⎜⎜
⎝
⎛
−
+
−
−
)
(
D
D
S
S
O
mb
m
O
O
mb
m
in
out
R
R
R
R
r
g
g
r
r
g
g
V
V
+
+
+
+
+
+
=
)
(
1
)
(
麥格羅．希爾
Your Learning Partner
類比
CMOS積體電路設計 第三章 單級放大器
8
計算圖
3.44(a)電路之電壓增益，如果 λ≠0 且 γ≠0。
例題 3.11
麥格羅．希爾
Your Learning Partner
類比
CMOS積體電路設計 第三章 單級放大器
9
計算圖
3.44(a)電路之電壓增益，如果 λ≠0 且 γ≠0。
答：
首先我們找出
M
1
之戴維尼等效電路，如圖
3.44(b)所示，M
1
運作為一源
極隨耦器且其等效戴維尼電壓為
其等效戴維尼電阻為
重繪電路於圖
3.44(c)中，我們利用式(3.104)寫出
in
m
mb
O
mb
O
eq
in
V
g
g
r
g
r
V
1
1
1
1
1
,
1
1
||
1
||
+
=
1
1
1
1
||
1
||
m
mb
O
eq
g
g
r
R
=
2
1
1
1
1
1
1
1
2
2
2
2
2
2
2
1
1
||
1
||
1
||
1
||
]
)
(
1
[
1
)
(
mb
mb
O
mb
O
D
D
m
mb
O
O
mb
m
O
O
mb
m
in
out
g
g
r
g
r
R
R
g
g
r
r
g
g
r
r
g
g
V
V
+
+
⎟⎟
⎠
⎞
⎜⎜
⎝
⎛
+
+
+
+
+
=
例題 3.11〈續〉
麥格羅．希爾
Your Learning Partner
類比
CMOS積體電路設計 第三章 單級放大器
10
共閘極組態之輸入與輸出阻抗
X
X
mb
m
X
O
X
D
V
V
g
g
I
r
I
R
=
+
−
+
]
)
(
[
mb
m
O
mb
m
D
O
mb
m
O
D
X
X
g
g
r
g
g
R
r
g
g
r
R
I
V
+
+
+
≈
+
+
+
=
1
)
(
)
(
1
R
D
= 0 時，
mb
m
O
O
mb
m
O
X
X
g
g
r
r
g
g
r
I
V
+
+
=
+
+
=
1
1
)
(
1
麥格羅．希爾
Your Learning Partner
類比
CMOS積體電路設計 第三章 單級放大器
11
負載理想電流源之共閘極組態
D
O
S
O
mb
m
out
R
r
R
r
g
g
R
||
}
]
)
(
1
{[
+
+
+
=
麥格羅．希爾
Your Learning Partner
類比
CMOS積體電路設計 第三章 單級放大器
12
計算負載一電流源之共閘極態電壓增益
[圖3.47(a)]。
答：
讓式（
3.104）之 R
D
趨近於無限大，我們得到
有趣地是增益和
R
S
無關。從我們先前的討論來看，我們確認如果
R
D
→∞，由 M
1
源極所視之阻抗亦會趨近於無限大，而節點
X 之小信號
電壓為
V
in
。因此我們可簡化電路如圖
3.47(b)所示，即可容易得到式
(3.113)之結果。
1
)
(
+
+
=
O
mb
m
v
r
g
g
A
例題 3.12
麥格羅．希爾
Your Learning Partner
類比
CMOS積體電路設計 第三章 單級放大器
13
如範例
3.10所見，共閘極組態之輸入信號可能為一電流而非電壓信號，
如圖
3.49所示。計算 V
out
/I
in
和電路之輸出阻抗，如果輸入電流源顯示其
輸出阻抗值等於
R
P
。
答：
為了計算
V
out
/I
in
，我們利用戴維尼等效電路將
I
in
與
R
P
置換且使用式
(3.104)寫出
輸出阻抗為
P
D
D
P
P
O
mb
m
O
O
mb
m
in
out
R
R
R
R
R
r
g
g
r
r
g
g
I
V
+
+
+
+
+
+
=
)
(
1
)
(
D
O
P
O
mb
m
out
R
r
R
r
g
g
R
||
}
]
)
(
1
{[
+
+
+
=
例題 3.13
14
LAB-4
•
For 電子所, Ｗ＝2, L=0.2+學號末兩號x0.1
•
For 積體所, L＝0.2, W=2+學號末兩號x0.1
•
Sketch V
out
and A
v
versus V
in
for the circuits of Figs. Below as V
in
varies from 0 to V
DD
. Identify important transition points
15