
25.如果記憶體的一區塊只可能出現在快取記憶體的某一位置,這種快取記憶體被稱為:
直接對映(direct mapped) 全關聯(fully associative)
組關聯(set associative) 區關聯(sector associative)
26.考慮兩個相鄰的指令 i 和指令 j,若指令 i出現在指令 j之前,而指令 j在指令 i寫入資料前讀取資料,此
危障(hazard)稱為:
WAR WAW RAW RAR
27.有關平行化(parallelism)的技術中,下列何者主要是以軟體為基礎?
條件跳躍預測(branch prediction) 超長指令集(VLIW)
超純量(superscalar) 動態排程(dynamic scheduling)
28.下列對記分板(scorboarding)技術的敘述,何者錯誤?
可提升指令平行化的程度
運用暫存器重新命名(register renaming)的技巧
利用共用資料匯流排(common data bus)將結果廣播至功能性單元(functional unit)
需要大量硬體支援
29.下列實現 I/O 裝置與記憶體的資料傳輸技術中,何者較適合用於高效能裝置?
輪詢(polling) 直接記憶體存取(DMA) 窺探(snooping) I/O 中斷
30.下列有關RAID 之敘述,何者錯誤?
RAID 是利用冗餘性(redundancy)提升硬碟儲存之有效性
RAID6 是最昂貴的 RAID 作法
RAID0 只將資料分散到不同硬碟,並無錯誤更正功能
RAID1 是利用映射(mirroring)原理
31.在虛擬記憶體中,最適合何種更新策略(update policy)?
write through write buffer write around write back
32.下列有關失誤(miss)的敘述,何者正確?
容量失誤(capacity miss)無法降低
在直接對映式(direct mapped)的快取記憶體中,不會發生衝突失誤(conflict miss)
強迫性失誤(compulsory miss)也稱為冷啟動失誤(cold-start miss))
在全關聯(fully associative)快取記憶體中,不會發生容量失誤
33.下列與Amdahl’s law 相關之敘述,何者錯誤?
可應用於平行計算的電腦上 效能的增速(speedup)定義
可用來比較兩個系統的效能 程式指令間的資料相依程度
34.假設一個分頁系統(paging system)中,其主記憶體含3個區塊框(frame),考慮下列reference 順序:
1, 2, 3, 4, 2, 1, 5, 2, 1, 2, 3, 6, 4, 3
如果使用 LRU (least-recently-used) replacement algorithm 情況下,將會有多少次的成功擊中(hit)?
(請注意:剛開始時這 3個分頁都是空的)
3 4 5 6
35.請問2階記憶體結構中,假設快取記憶體的取存時間為1奈秒,主記憶體的取存時間為100 奈秒;如果有
效取存時間為10 奈秒,則hit ratio 為何?
0.909 0.808 0.888 0.99
36.多處理器系統中,將微處理器和快取記憶體連接到共享記憶體,大多使用下列何種協定?
目錄式(directory-based) 暫存器式(register-based)
窺探(snooping) 輪詢(polling)
37.在管線式(piplined)處理器中,同一個時脈週期,若硬體不能滿足某些指令共同硬體資源需求,導致指令無
法執行,此現象稱之為:
流程危障(control hazard) 資料危障(data hazard)
結構危障(structural hazard) 衝突危障(conflict hazard)
38.在單一 I/O 裝置做 I/O 資料傳輸,下列何者具有最低延遲時間的特性?
輪詢(polling) 直接記憶體存取(DMA) 窺探(snooping) I/O 中斷
39.在RAID 中,下列何者在運作時每筆存取都會動用所有硬碟?
RAID1 RAID3 RAID2 RAID0
40.在快取記憶體中,下列何種技術可幫助寫透(write-through)策略提升處理速度?
寫入暫停(write stall) 寫入緩衝區(write buffer)
寫回(write back) 寫入合併(write merging)
41.下列何者是用來存放最近使用過的位址所對應的實體頁位址,以避免存取分頁表?
block offset TLB (translation lookaside buffer)
data cache critical cache
42.何種失誤(miss)是即使有無限容量的快取記憶體也會發生的失誤?
容量失誤(capacity miss) 衝突失誤(conflict miss)
強迫性失誤(compulsory miss) 重要失誤(critical miss)
43.下列何種快取結構可以放置條件跳躍指令(branch instruction )的下個指令預測位址?
branch prediction buffer branch target buffer
reorder buffer branch delay slot
44.下列有關超純量(superscalar)處理器的敘述,何者錯誤?
又稱為動態多重分發處理器
希望打破每個時脈週期執行一個指令的限制
藉由增加管線的 stage 數,以提高效能
藉由編譯器做指令排程,以消除相依性
45.在允許非循序的管線式電腦中,CPU 在等待資料快取記憶體傳回找不到的資料時,可以繼續由指令快取記
憶體取得指令,進行其他的命中(hit),下列何者可提供以上技術?
nonblocking cache data cache instruction cache cache indexing
46.叢集電腦(cluster)通常是歸類為:
SISD SIMD MIMD MISD
47.下列有關RISC 架構的敘述,何者錯誤?
主記憶體的取存方式侷限於使用 load 指令與 store 指令
每個指令格式的長度都是一樣
單一指令可設計成處理非常複雜的運算
指令的運算元(operand)之定位址模式(addressing mode)的個數很少
48.下列何者無法減少條件跳躍處罰(branch penalty)?
dynamic branch prediction branch target buffer
delayed branch branch register
49.考慮下列的程式段:
for ( I = 1 ; I <= 100 ; I = I + 1) {
Y[I] = X[I] / C ; // statement S1
X[I] = X[I] + C ; // statement S2
}
X[I]具有下列何種性質?
輸出相依性(output dependence) 反相依性(antidependence)
控制相依性(control dependence) 資料相依性(data dependence)
50.一迴圈執行時所存取的資料,依賴於此迴圈之前產生的資料,此相依性稱為:
控制相依性(control dependence) 輸出相依性(output dependence)
迴圈承載相依性(loop-carried dependence) 名稱相依性(name dependence)