96年 中華電信招考 專業職(一)專員 工務類 計算機結構 試卷

pdf
189.34 KB
侵權投訴
加載中. ..
PDF
中華電信股份有限公司
中華電信股份有限公司中華電信股份有限公司
中華電信股份有限公司 96 年新進從業人員遴選試題
年新進從業人員遴選試題年新進從業人員遴選試題
年新進從業人員遴選試題
類別
類別類別
類別:
:工務類專業職
工務類專業職工務類專業職
工務類專業職(
)專員
專員專員
專員
科目
科目科目
科目:
:計算機結構
計算機結構計算機結構
計算機結構
*請填寫入場通知書號碼:_______________
注意作答前須檢查試卷與答案卡所標示之卷別
作答前須檢查試卷與答案卡所標示之卷別作答前須檢查試卷與答案卡所標示之卷別
作答前須檢查試卷與答案卡所標示之卷別(
A
B
)是否一致
是否一致是否一致
是否一致,
,以及入場通知書號碼
以及入場通知書號碼以及入場通知書號碼
以及入場通知書號碼、
、桌角
桌角桌角
桌角
號碼
號碼號碼
號碼、
、應試類組是否相符
應試類組是否相符應試類組是否相符
應試類組是否相符
本試卷正反兩頁共 50 題,每題 2 分,限用 2B 鉛筆在「答案卡」上作答。
本試卷之試題皆為單選選擇題,請選出最適當答案,答錯不倒扣;未作答者,不予計分。
答案卡務必繳回
答案卡務必繳回答案卡務必繳回
答案卡務必繳回
,未繳回者該科以零分計算
未繳回者該科以零分計算未繳回者該科以零分計算
未繳回者該科以零分計算
1.40ns 0.95200ns
ns
40 48 50 12
2.pagesegment
此二種方法可以合併使用 二種方式皆允許程式長度大於記憶體容量
page 之大小固定,segment 之大小不固定 分段法不允許動態性的資料 linking loading
3.byte addressingword32 bit
32
5 6 7 8
4.microprogramming
速度比較快 較具結構性 彈性較大 容易維護
5.program counter
暫存指令 控制程式執行的順序
記錄程式執行的狀態 記錄下一道指令的位址
6. IEEE 754
0 11111111 10000000000000000000000 0 11111111 1111111111111111111111111
1 11000000 10000000000000000000000 0 10000000 00000000000000000000000
7.20 CPU 5
95 91 84 80
8.
二個浮點數相加不可能產生溢位(overflow
二個不同符號的整數相加可能產生溢位
浮點數加法不具結合性(associative
標準的布氏演算法(Booth’s algorithm)在所有情況下皆能增進乘法的效能
9. X= X+1
For (I=1; I<=100; I++)
For (J=1; J<=I; J++)
For (K=1; K<=J; K++)
X= X+1;
171700 100000 176851 970200
10.1634934619418entry
direct-mappingmiss
5 6 7 8
11.Instruction Set Architecture
暫存器個數 快取記憶體組織
加法器組織 管線深度(pipeline depth
12.1000 40 miss20
4%50%2% 4%2%6% 4%50%6% 4%2%2%
13.
降低程式的大小 降低 CPI
提昇頻率 增加 MIPS million instruction per second
14.single cyclemulticyclepipelined MIPS
單一週期的時脈週期最短 多重週期的時脈頻率最慢
管線化有最小的 CPI 單一週期所需的硬體最簡單
15.下列對 RISCreduced instruction set computer)及 CISCcomplex instruction set computer)之敘述,
何者錯誤?
A. CISC CPU
B. RISC CPU
C. RISC CPU
D. RISC CPU CISC CPU
C AB CD ABD
16.
CPIclock per instruction 時脈頻率
指令數目 控制危障(control hazard
17.
程式碼移動(code motion)
常數替換(constant propagation)
複製替換(copy propagation)
去除共同子運算(common subexpression elimination)
18.forwarding
程式指令數目 執行時間
資料危障產生的暫停 CPIclock per instruction
19.16KB 44bytesdirect-mapping
32
147K 位元 148K 位元 149 K 位元 150 K 位元
20.32 4KBEntry 4 bytes
1MB 2MB 4MB 8MB
21.register file
快取記憶體 DRAM CPU Flash memory
22.fetchdecodeexecute
雙核心 管線化 超純量 快取記憶體
23.使(iteration)
迴圈向量化( loop vectorized) 軟體管線(software pipelining)
迴圈展開(loop unrolling) 動態排程(dynamic scheduling)
24.(parallelism)(control hazard stall)
追蹤排程(trace scheduling) 前饋(forwarding)
軟體管線(software pipelining) 迴圈展開(loop unrolling)
【請接續背面】
A
卷】
25.
直接對映(direct mapped) 全關聯(fully associative)
組關聯(set associative) 區關聯(sector associative)
26. i j i j j i
(hazard)
WAR WAW RAW RAR
27.(parallelism)
條件跳躍預測(branch prediction) 超長指令集(VLIW)
超純量(superscalar) 動態排程(dynamic scheduling)
28.(scorboarding)
可提升指令平行化的程度
運用暫存器重新命名(register renaming)的技巧
利用共用資料匯流排(common data bus)將結果廣播至功能性單元(functional unit)
需要大量硬體支援
29. I/O
輪詢(polling) 直接記憶體存取(DMA) 窺探(snooping) I/O 中斷
30.RAID
RAID 是利用冗餘性(redundancy)提升硬碟儲存之有效性
RAID6 是最昂貴的 RAID 作法
RAID0 只將資料分散到不同硬碟,並無錯誤更正功能
RAID1 是利用映射(mirroring)原理
31.(update policy)
write through write buffer write around write back
32.(miss)
容量失誤(capacity miss)無法降低
在直接對映式(direct mapped)的快取記憶體中,不會發生衝突失誤(conflict miss)
強迫性失誤(compulsory miss)也稱為冷啟動失誤(cold-start miss))
在全關聯(fully associative)快取記憶體中,不會發生容量失誤
33.Amdahl’s law
可應用於平行計算的電腦上 效能的增速(speedup)定義
可用來比較兩個系統的效能 程式指令間的資料相依程度
34.(paging system)3(frame)reference
1, 2, 3, 4, 2, 1, 5, 2, 1, 2, 3, 6, 4, 3
如果使用 LRU (least-recently-used) replacement algorithm 情況下,將會有多少次的成功擊中(hit)
(請注意:剛開始時這 3個分頁都是空的)
3 4 5 6
35.21100
10 hit ratio
0.909 0.808 0.888 0.99
36.使
目錄式(directory-based) 暫存器式(register-based)
窺探(snooping) 輪詢(polling)
37.(piplined)滿
流程危障(control hazard) 資料危障(data hazard)
結構危障(structural hazard) 衝突危障(conflict hazard)
38. I/O I/O
輪詢(polling) 直接記憶體存取(DMA) 窺探(snooping) I/O 中斷
39.RAID
RAID1 RAID3 RAID2 RAID0
40.(write-through)
寫入暫停(write stall) 寫入緩衝區(write buffer)
寫回(write back) 寫入合併(write merging)
41.使
block offset TLB (translation lookaside buffer)
data cache critical cache
42.(miss)使
容量失誤(capacity miss) 衝突失誤(conflict miss)
強迫性失誤(compulsory miss) 重要失誤(critical miss)
43.(branch instruction )
branch prediction buffer branch target buffer
reorder buffer branch delay slot
44.(superscalar)
又稱為動態多重分發處理器
希望打破每個時脈週期執行一個指令的限制
藉由增加管線的 stage 數,以提高效能
藉由編譯器做指令排程,以消除相依性
45.CPU
(hit)
nonblocking cache data cache instruction cache cache indexing
46.(cluster)
SISD SIMD MIMD MISD
47.RISC
主記憶體的取存方式侷限於使用 load 指令與 store 指令
每個指令格式的長度都是一樣
單一指令可設計成處理非常複雜的運算
指令的運算元(operand)之定位址模式(addressing mode)的個數很少
48.(branch penalty)
dynamic branch prediction branch target buffer
delayed branch branch register
49.
for ( I = 1 ; I <= 100 ; I = I + 1) {
Y[I] = X[I] / C ; // statement S1
X[I] = X[I] + C ; // statement S2
}
X[I]
輸出相依性(output dependence) 反相依性(antidependence)
控制相依性(control dependence) 資料相依性(data dependence)
50.
控制相依性(control dependence) 輸出相依性(output dependence)
迴圈承載相依性(loop-carried dependence) 名稱相依性(name dependence)
收藏 ⬇️ 下載